실험한다.
· 래치가 어떻게 SPDT 스위치의 동작에서 debounce 시키는 지를 증명한다.
· 4개의 NAND 게이트와 하나의 인버터를 가지고 gated D 래치를 구성하고 실험한다.
· 래치와 플립플롭에 대한 응용을 살펴보고 D 플립플롭을 실험한다.
♦ 실험 부품 및 사용기기
1 7400 2 입력 NAND 게이트, 1 7402 2 입력
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로와 순서(sequential) 논리회로 나뉜다. 조합 논리회로는 간단하게 말해서 그냥 AND,OR gate로 구성된 회로이다.
NAND 게이트형 RS 래치 회로를 구성하여 동작을 실험하고, 결과 파형을 도출
마스터 슬레이브형 RS 플리플롭의 논리회로를 구성하여 동작을 실험하고 결과 파형을 도출
JK 플리플롭의 논리회로를 구성하여 동작을 실험하고 결과 파형을 도출
T 플리플롭의 논리회로를 구성하여 동작을 실험하고 결과 파
① 실험을 통해 작성한 테이블과 파형을 참고하여 JK Master/Slave 플립플롭, 4q비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up/down preset 카운터의 동작을 설명하시오.
Master/Slave 플립플롭- 이것은 두개의 JK 플립플롭을 직렬로 연결한 것을 말한다. 교재의 그림 10-5를 보면 두 개의 JK 플립플롭이
♦ 실험목적
․ 비동기 상향/하향(UP/Down) 카운터를 분석하고 만든다.
․ 한 카운터의 모듈러스(modulus)를 바꾼다.
․ IC 카운터를 사용하여 그것의 계수열(count sequence)을 절사해 본다.
§ 실험부품 및 사용기기
7400 NAND 게이트 1, 7474 D 플립플롭 2, 7493A 이진 카운터 1, LED 1, 브레드 보드 1, 5V