클록이 0에서 1로 바뀌게 되면 Q는 J로 feedback되고 notQ는 K로 feedback된다. 즉 클록이 바뀌기 전까지 마지막으로 출력되었던 Q와 notQ가 마스터의 입력으로 되먹임 되지 않으므로 JK플립플롭에서와 같이 계속해서 Toggle하는 문제점은 생기지 않는다.
② D 플립플롭의 Setup time, Hold time에 대해서 설명하시오.
< 기본 플립플롭 >
- 기본 플립플롭에는 7402 NOR 게이트를 쓰는 것과 7400 NAND 게이트를 쓰는 것이 있다.
1. NOR 게이트로 된 SR 플립플롭
- 먼저 7402 NOR게이트를 사용하는 플립플롭은 아래 그림처럼 NOR 게이트 A와 B의 입력을 Reset과 Set입력으로 정한다. 그리고 두 NOR 게이트의 출력을 상대편 NOR 게이트의 남
Ⅰ. 개요
정보를 전기통신 시스템을 이용하여 전송하던지 녹음 또는 녹화하는 경우, 가장 큰 과제는 어떻게 하면 정보를 틀림없이 정확히 보존할 수 있겠는가 이다. 이에 대한 해답은 아날로그 신호를 디지털화하여 전송, 축적했다가 필요에 따라 원래의 아날로그 신호로 되돌리는 기술인데 최근의
디지털 시스템 설계는 Verilog로 시스템을 작성하여 layout extraction을 해준 것을 얻는다. 그러나 이번 프로젝트에서는 Verilog로 작성한 것을 Gate level schematic을 통해서 layout을 작성해보는 데에 중점을 두고 진행하였다. 툴을 통해 레이아웃 된 것이 얼마나 집적도가 떨어지는지는 모르지만, 나름대로 손으로
플립플롭 / 래치의 차이점
플립플롭
(Flip-flops)
플립플롭과 래치
같은 것이 아님
차이점은 ?
차이점은
CP(Clock Pulse)
유무
래치
(Latch)
페이지 설명
*
플립플롭의 종류와 내용
플립플롭의 종류
S Q
R Q’
1. RS FF
J Q
K Q’
3. JK FF
S
R
Q(t+1)
설명
0
0
Q(t)
현 상태가
그대로출력
0
1
0
0을 출력(Reset)
1
0
1
1을 출력(Set)
1
1
1